OCP Global Summit 2025_Astera Labs_Trust at 64 GT/s: Security Considerations for PCIe 6 Switch Deployments

simpletechtrend
11月3日
讀畢需時 4 分鐘

前言

在 AI 資料中心與高頻寬計算快速擴張的背景下，PCIe 6.0 已成為關鍵的互連主幹。而隨著速率提升至 64 GT/s、通道數暴增，連接範圍從伺服器延伸到整個機架甚至多機架，安全性問題 成為設計中不可忽視的挑戰。

在 OCP 2025，Astera Labs 的技術長 Abdeshavia 帶來的主題演講——「Trust at 64 GT/s」，針對 PCIe Gen6 Switch 的安全部署提出一套完整框架。這場演講不只是關於密碼學，而是探討如何在多層連接（Retimer、Switch、Root Complex、Endpoint）中建立可信的資料傳輸機制。

內容

1. 背景：連線密度與信任邊界的重塑

Abdeshavia 開場指出，AI 時代的計算架構已經「超越單一伺服器，走向 Rack 與跨 Rack 的規模」。

這意味著：

更多互連元件（Switch、Retimer） 被引入系統；
資料不再只在晶片內部流動，而是跨越物理邊界；
因此，任何傳輸路徑都成為潛在攻擊面。

Astera 將這個挑戰歸納為：「如何確保資料在移動過程中保持機密性（Confidentiality）與完整性（Integrity），同時不犧牲效能與延遲。」

2. IDE：PCIe 6 的內建安全基礎

PCIe 6.0 導入了 Integrity and Data Encryption (IDE) 作為鏈路層的安全保護機制。

IDE 包含兩個主要階段：

控制平面 (Control Plane)
- 傳送端 (TX) 與接收端 (RX) 建立安全會話 (Secure SVDM Session)；
- 在會話中協商對稱金鑰，用於後續資料平面。
資料平面 (Data Plane)
- 所有 TLP（Transaction Layer Packets）在傳輸前被加密；
- 封包頭保持明文以供路由使用；
- 整體封包被包裹於具完整性保護的封套中。

這意味著：即使傳輸路徑中有不受信任的中繼設備（例如第三方 retimer 或 switch），資料仍然受到加密保護，避免竊聽或篡改。

3. Switch 的角色與安全挑戰

Astera 將 PCIe Switch 的功能分為兩種情境：

Routing 模式：Switch 僅作為封包轉發者，不修改資料內容；
Conversion 模式：Switch 需執行協定轉換（例如 flit <-> TLP），會存取明文資料。

這帶來兩種不同的安全模式：

模式	安全策略	是否需信任 Switch	延遲/功耗影響
Selective IDE	資料端到端加密，Switch 只轉送封包	不需信任	低
Link IDE	每段連線皆獨立加密（Switch 需解密再加密）	需信任 Switch	高

Astera 強調，在 Conversion 模式下，Switch 必須被納入信任邊界（Trust Boundary），因為它需要解密資料才能完成協定轉換。

4. Attestation：將 Switch 納入信任邊界

在 Link IDE 模式中，Switch 需支援 Attestation（認證） 流程，確保它的韌體、硬體與金鑰管理都在安全狀態下運行。

Astera 採用的框架包括：

SPDM (Security Protocol and Data Model)：用於裝置間的身分驗證與金鑰交換；
Secure Boot + Device Recovery：確保 Switch 開機韌體的真實性與完整性；
Trusted Execution Domain (TDM)：提供 Switch 內部安全區塊，儲存金鑰與加密邏輯。

Abdeshavia 補充：「Switch 不再只是連線元件，而是一個安全端點（Secure Node），它必須通過驗證後才能進入整體系統的信任網路。」

5. Confidential Compute 的延伸：TDISP 與 DSM

在支援 Confidential Computing（CC） 的資料中心中，安全挑戰更進一步。

Astera 提到，若系統中存在多租戶或虛擬化環境，Switch 必須滿足以下條件：

具備 資源隔離（Resource Partitioning），防止不同租戶的資料互相干擾；
內建 Device Security Manager (DSM)，確保受信裝置能被正確引入信任區域；
符合 TDISP (Trusted Device Interface Security Protocol) 標準，讓裝置能與 CPU 的 Trusted Execution Environment (TEE) 建立安全通道。

換句話說，PCIe Switch 在未來不僅要「傳資料」，還要「懂安全域的界線」。

6. 效能、功耗與複雜度的取捨

Astera 誠實指出，安全性並非免費：

Link IDE 模式 會造成額外的 加解密延遲 (~數百 ns)；
每個 Port 都需要 獨立金鑰與安全引擎，導致功耗與面積上升；
對於 64 GT/s、百 Port 級別的 Switch，這是非線性增長的挑戰。

因此，Astera 的策略是「依應用選擇模式」：

若在 Rack 內單一租戶環境 → 使用 Selective IDE 即可；
若在 多租戶或機架間傳輸 → 必須使用 Link IDE + Attestation + TDISP。

總結

Astera Labs 的這場演講指出了 PCIe 6.0 時代下安全設計的現實：

連線不再只是物理層挑戰，而是信任管理的延伸。

從 IDE、SPDM 到 DSM、TDISP，安全協定正在滲透到整個互連堆疊中。

Astera 的「Scorpio Smart Switch」與「Aries Smart Retimer」正是這一策略的實踐，它們能支援全模式 IDE 並內建安全驗證機制。

當資料中心從封閉架構邁向開放標準（如 UALink、CXL、Ethernet Fabric），

這樣的安全層設計將成為「開放互連可被信任」的基礎。

延伸觀點

技術影響
- Astera 正將「安全」視為 PCIe switch 的新功能維度，而非附加選項。
- IDE + Attestation 的組合為未來 CXL、UALink、PCIe 互通建立統一信任框架。
供應鏈觀察
- SPDM、TDISP 等標準化進程正推動「安全半導體供應鏈」形成。
- Astera 在 Retimer 與 Switch 安全性領域的領先，將讓其成為 CXL/PCIe 生態的安全守門員。
市場趨勢
- 隨著 AI 系統模組化與虛擬化程度增加，連線安全將與效能同等重要。
- 支援 IDE 與 Attestation 的 Smart Switch，將成為下一波 PCIe 6／CXL 伺服器架構的標準配備。