OCP Global Summit 2025_UALink_Applications and Use Cases for UALink: Enabling Efficient, Open Networking for AI Scale-Up Systems

simpletechtrend
11月3日
讀畢需時 4 分鐘

前言

在 2025 年的 OCP 全球高峰會上，UALink Consortium 成為最受矚目的開放標準之一。這個由 AMD、Intel、Broadcom、Cisco、HPE、Meta、Microsoft、Arista、Dell、Supermicro、Astera Labs、Synopsys 等公司組成的聯盟，正試圖定義一個 AI 時代的 Scale-Up 互連協定。

這場由 Astera Labs、Intel、Synopsys、Upscale AI 等公司共同參與的專家座談會，深入探討了 UALink 的發展動機、技術設計、與與其他開放組織（如 OCP、UEC、Ethernet Alliance）間的協作。

簡而言之，UALink 代表業界對「GPU-to-GPU 開放互連」的共識性回應——它要打破封閉的專有架構，為所有廠商提供一個可互通、可量產、可演進的 Scale-Up 標準。

內容

1. 為什麼需要 UALink？

來自 Synopsys 的代表指出，隨著 AI 模型的規模持續擴大，「叢集（Cluster）已經是新的電腦」。

在過去的世代中，單一 GPU 晶片的效能成長僅約 2 倍；
但當這些 GPU 以叢集方式互連時（如 NVIDIA NVL72 架構），整體效能可提升 30 倍以上。

這代表 Scale-Up Network 本身已成為效能關鍵。然而，目前的專有解決方案（例如 NVLink、Infinity Fabric）都由單一廠商控制，缺乏開放生態。

UALink 的目標就是在這個層面上建立共同語言——讓任何 GPU、XPU、Switch 都能以標準協定互連。

2. 技術核心：開放、低延遲、高能效

UALink 採用現有的 IEEE 802.3dj (200G/lane) 實體層，並在傳輸層上增強了封包效率與安全特性。

其特點包括：

極高的頻寬效率：以最低協定開銷實現最大吞吐；
低功耗架構：以能效為核心設計（power-aware networking）；
機密運算（Confidential Compute）支援：安全功能直接內嵌於協定層，而非額外加層。

Astera Labs 指出，**「頻寬效率與功耗密度的最佳化」**是 Scale-Up 網路成敗的關鍵，

若網路協定本身效率不足，就會導致額外的開關端口、光模組、銅纜與能源浪費。

而 UALink 以「Bandwidth Efficiency First」為核心理念，企圖在效能與功耗之間取得最佳平衡。

3. 開放標準與生態策略

UALink 聯盟的成員強調這是一個「社群式的開放協作模式」。

與 PCI-SIG 類似，UALink 也將推出：

Integrator’s List（互通清單）：所有通過驗證的設備將列於名單上，以確保互通性；
原型平台（Prototyping Platform）：由 Synopsys 提供，用於多家廠商間的 FPGA 模擬與 Layer 3/4 測試；
Interoperability Events（互操作活動）：與 Ethernet Alliance、OCP 共同舉辦，促進早期晶片間聯測。

這樣的運作模式，讓新技術能在 1 年內完成規範制定，遠快於傳統標準組織（PCIe 約需 3–4 年）。

4. 時程與落地計畫

2024 Q4：Synopsys 已釋出 UALink Controller 與 PHY IP；
2025 Q3–Q4：首批 Tape-Out 客戶（晶片設計廠）預計完成樣品；
2026 年底：第一波支援 UALink 的 GPU 與 Switch 可望出貨。

Upscale AI 補充指出，首要目標是「建立可互通的多廠商生態系」，

即使用者能自由組合不同品牌的加速器與交換晶片，依舊能實現高速 Scale-Up Fabric。

5. 與其他標準的協作

UALink 並非孤立存在。

它與 OCP、UEC、DMTF、Ethernet Alliance、IEEE 802.3 等組織均有技術交流。

OCP 提供整體 Rack-Level Integration（電力、散熱、系統結構）；
UEC 定義 Ethernet Scale-Up Transport Layer；
DMTF 與 SONiC 提供 管理層與抽象層支援。

換句話說，UALink 專注於 Layer 1–3 的 Scale-Up Interconnect，

並與 Ethernet-based Scale-Out 網路互補，而非競爭。

6. 與 Ethernet / Ultra Ethernet (UEC) 的關係

現場觀眾特別詢問：「UALink 與 Ethernet-based EON 或 Ultra Ethernet 有何不同？」

Intel 的代表明確說明：

「Ethernet 仍是主流，但其封包開銷、延遲與功率在 Scale-Up 層面並不理想。UALink 在這些面向上進行根本優化。」

Broadcom 的代表則補充：

Ultra Ethernet 在 Layer 4 提供新的傳輸協定方向；
UALink 則是 針對 Layer 1–3 重新設計的低延遲專用通訊層；
兩者最終可並存，分別應用於不同層級的 GPU Fabric。

這種分工也暗示了未來資料中心網路將出現 分層互連架構：

CXL / PCIe：Chip-Level (Coherency)
UALink：Rack-Level (Scale-Up)
Ethernet / UEC / EON：Data Center-Level (Scale-Out / Across)

7. 產業願景：讓「叢集」成為新電腦

座談最後的共識是：

「Rack will become the new unit of AI.」

AI 的未來不是單一 GPU，而是一整個可組合、可擴展的叢集。

UALink 代表著一個讓所有公司都能參與的開放平台，

它將 GPU、FPGA、Memory、Switch、NIC 全部整合在統一協定之下，

讓 Scale-Up 網路從封閉走向開放，從 proprietary 走向 ecosystem。

總結

UALink 的出現，是對 AI 基礎設施開放化 的具體實踐。

它不只是另一種互連技術，而是一場產業價值觀的轉變——

從「單一廠商專屬」走向「多方共創」，從「硬體競爭」走向「協同生態」。

在 2026 年之後，當支援 UALink 的晶片與交換機陸續推出，

AI 系統設計者將能在同一個開放協定上自由選擇供應商，

這對整個產業的成本、速度與創新能力，都是一次結構性的釋放。

延伸觀點

技術影響
- UALink 為「AI Scale-Up Fabric」建立了真正開放的 Layer 1–3 標準。
- 它將成為 CXL（記憶體一致性） 與 Ethernet（資料中心網路） 之間的橋樑，
  形成三層式架構：CXL ↔ UALink ↔ Ethernet。
供應鏈觀察
- Synopsys 提供 IP、Astera Labs 專注 Retimer、Broadcom 與 Intel 主導交換晶片。
- 這個聯盟的合作結構，幾乎對應整個 AI Compute Stack，
  意味著 UALink 有潛力形成 開放式 GPU Fabric 生態圈。
市場趨勢
- UALink 的崛起，將挑戰封閉架構（如 NVLink）的壟斷地位。
- 若 2026 年首批實作成功，它可能成為 AI Cluster 標準規格之一，
  並與 UEC/EON 並行形成「開放 vs 專有」兩大生態。