OCP Global Summit 2025_Avicena Tech_Ultra Low Power MicroLED Based Interconnects for AI Scale-Up Networks

simpletechtrend
11月3日
讀畢需時 4 分鐘

前言

在 OCP Global Summit 2025 上，Avicena Tech 帶來了一項不同於傳統矽光子（SiPh）與 VCSEL 的創新互連技術：MicroLED-based Optical Interconnects。

他們的論點很明確——「Wide and Slow」 是未來 AI 系統內部互連的最佳解，而非一味追求「Fast and Narrow」。

Avicena 的 MicroLED 架構以極低功耗、短距離、高密度為特色，特別適用於 AI Scale-Up Networks——也就是 GPU、記憶體與加速器之間的「內部光互連」。

內容

1. 背景：AI 時代的能耗困境

Avicena 開場指出，隨著大型語言模型（LLMs）與 GPU 集群爆炸式成長，互連功耗正在快速吞噬全球能源使用量的一大比例。

目前計算能力的成長（尤其在 GPU cluster）早已超越互連頻寬的增長曲線，導致網路功耗成為 AI infrastructure 的瓶頸。

因此，下一代互連技術必須以「能效（energy efficiency）」為首要設計原則。

2. 技術概念：用 MicroLED 取代雷射

Avicena 的技術核心是將「顯示器級」的 MicroLED 陣列 應用在資料傳輸上。

這項技術的基本概念如下：

在發射端（TX）配置數百顆 GaN MicroLED（每顆約 50 µm pitch），
與接收端（RX）的光感測器陣列以 多芯光纖束 對應連接。
這就像是將「MicroLED 顯示面板」與「CMOS 感光元件」對接，形成一個 寬通道、低速率、高密度 的光連結。

這種設計擺脫了雷射與調變器的複雜封裝，能以更低成本、更高可靠性實現多通道傳輸。

3. 實作成果與性能指標

Avicena 已經展示了具體的實作成果：

第一代晶片 已實現每通道 4 Gbps，
GaN MicroLED 原型 在實驗中達到 16 Gbps。
雖然單通道速率不高，但透過幾百個 LED 並行運作，總頻寬可達數 Tb/s。

更重要的是其能效表現：

功耗僅 1 pJ/bit 以下（die-to-die 模式），
在含高頻驅動的情況下仍維持 <1.5 pJ/bit，
通道距離可達 10–20 公尺，部分測試甚至超過 30 公尺。

這讓 MicroLED 光互連介於 銅纜（short reach） 與 矽光（long reach） 之間，形成一個新的「中距光通訊層」。

4. MicroLED 光互連 vs 傳統 SiPh / VCSEL

在 Q&A 中，Avicena 清楚比較了 MicroLED 與現有技術的差異：

技術	單通道速率	成本	能效 (pJ/bit)	製造成熟度	備註
VCSEL	32–50 Gbps	高	5–10	成熟	高速但成本高，壽命受限
SiPh (EML)	100 Gbps↑	很高	4–6	複雜	適合長距但功耗偏高
MicroLED	4–16 Gbps	低	<1.5	可量產（GaN生態）	Wide & Slow、低功耗、高可靠

Avicena 認為，MicroLED 並不與 SiPh 或 VCSEL 競爭，而是定位在 「Scale-Up 內部光互連」，作為取代銅纜與短距雷射模組的關鍵補位技術。

5. 架構應用：Die-to-Die 與中距光互連

這項技術最理想的應用場景包括：

Die-to-Die / Chip-to-Chip Interconnects（如 UCIe、CXL）
Intra-Rack GPU/Memory Fabric
Active Optical Cable (AOC) 與 Onboard Optics

Avicena 的設計支援：

直接與高頻 SerDes 晶片整合（在 CMOS 平台上共封裝）
支援多層級封裝（可放在 board、module、或 package-level）
與 TSMC 合作開發高靈敏度 APD CMOS Receiver，大幅降低接收功耗與雜訊。

這種模組化組件能讓 MicroLED 互連快速擴展至各種 AI 計算架構，尤其適用於 GPU memory fabric 與 HBM 延伸互連。

6. 功耗、密度與溫度特性

Avicena 特別強調三個設計維度：

能效：實測達 0.22 pJ/bit（Tx-only），總功耗比同級光模組低 10 倍。
密度：>2 Tbps/mm shoreline density，可透過 2D 陣列橫向擴展頻寬。
溫度穩定性：GaN MicroLED 可在 –55°C 至 125°C 運作，甚至曾展示在 400°C 環境仍可發光。
這種極高的熱穩定性讓它特別適合安裝於 GPU 或 ASIC 鄰近區域（即 Co-Packaged 或 On-Package 環境）。

7. 製造與可靠性

在製造方面，Avicena 利用既有 MicroLED 顯示產線（同樣技術應用於汽車頭燈與顯示器），具備成熟的良率與大規模量產基礎。

其合作夥伴包括：

OSRAM（提供車用級 LED 封裝與封測 know-how）
TSMC（協助整合 CMOS receiver 與封裝流程）

目前壽命測試已累積超過 10,000 小時，亮度與傳輸穩定度維持一致，顯示其長期可靠性遠高於雷射式元件。

總結

Avicena 的 MicroLED 光互連提出一種與主流不同的思維：

「讓光更簡單、更廣、更節能。」

在 AI 資料中心中，Scale-Up 層的頻寬與能耗矛盾日益尖銳，

MicroLED 憑藉極低功耗、高可靠與製造可行性，

有潛力成為 GPU/Memory Fabric、Chiplet 互連的新一代光學選項。

這項技術的核心意義在於：

重新定義「光互連」不再等於高端、昂貴、複雜。
讓光進入晶片內部，變成與電訊號同等標準的連結介質。

延伸觀點

技術影響
- Avicena 的「Wide and Slow」策略，代表 AI 系統內部互連的能耗時代轉折點。
- 它與矽光子（SiPh）形成明確互補關係：SiPh 解決 Scale-Out（遠距高速），MicroLED 專注 Scale-Up（短距高密）。
供應鏈觀察
- Avicena 成功將 GaN 製程與 CMOS 光感測結合，開啟非傳統光電整合供應鏈。
- 若技術成熟，OSRAM + TSMC + Avicena 的組合有機會挑戰現有光模組與 SiPh 封裝廠的地位。
市場趨勢
- 這種技術特別適合未來 AI accelerator disaggregation（加速器解構化） 架構，
  例如在 GPU、HBM、與 NIC 間以低功耗光連線替代 PCB routing。
- 長期來看，MicroLED 互連可能成為「光電整合晶片設計（OEIC）」的標準元素，
  將「光」從外部模組徹底帶進封裝內部。