TSMC台積電邁入矽光子時代：從電路設計者的視角看三大技術革新。OFC2025

前言

在矽光子（Silicon Photonics）成為推動AI資料中心與高速傳輸革命的關鍵技術之際，TSMC作為全球最大晶圓代工廠，正悄悄地建構起一套完整的矽光子製造與整合生態系。本次演講TSMC分享其在公司內部參與「設計與製程協同優化」的經驗，並介紹三項劃時代的技術發展，以及對電路設計者帶來的創新機會。

📌 TSMC的三大技術突破

1️⃣ 矽光子製程平台

• TSMC已開發出可量產的矽光子製程節點，並選擇使用「成熟製程」以降低成本與掩模複雜度。

• 提供完整的PDK，包含光學耦合器（grating / edge couplers）、調變器（microring / Mach-Zehnder）、波導、光偵測器與多工元件等。

• 支援與電子電路聯合模擬（co-simulation），整合主要EDA供應商。

2️⃣ SOIC-X 高密度3D互連技術

• 是一種極短距離、極高密度的晶片間互連技術，間距小於15 µm，厚度低於10 µm。

• 通過TSMC量產認證，適用於高速數據傳輸的晶片堆疊設計。

• 可有效提升傳輸密度、降低封裝尺寸與功耗。

3️⃣ COUPE（Compact Universal Photonic Engine）

• 將電子與光子IC垂直堆疊：上層使用先進CMOS節點（如N7），下層則為矽光子平台（如N65）。

• 中間以SOIC-X互連技術做超短連接，大幅縮小面積並提高傳輸效率。

• 提供低功耗、高頻寬且高整合度的封裝解決方案，適用於資料中心與AI硬體。

🛠 對電路設計者的機會與啟發

1. 短互連距離帶來的新架構可能

   • 因為電連線極短，可免除終端匹配（termination）與等化電路（CTLE）。

   • 模擬顯示100 GHz下僅有0.3 dB損耗。

     

   
   

2. 電感密度革命：垂直雙層與3D電感

   • 雙晶片設計可將上下金屬層各自做電感堆疊，提升電感密度。

   • 利用垂直導通通孔（vias）與互連線構成「垂直電感」，幾乎不占用水平面積。

   • 特別適用於分布式放大器等面積敏感的射頻/光通訊電路。

     
     

3. 主動元件設計創新

   • 開發新型低雜訊T.I.A.（Cherry-Hooper 架構）與高擺幅Driver（參考Intel設計）。

   • 為Micro-ring Modulator開發主動溫控系統（thermal tuning loop），補償製程與溫度偏移。

   
   
   
   

🔍 Q&A 實錄亮點

• 光耦合方式： TSMC提供grating與edge兩種coupler，前者對準容忍度高但損耗較高，後者頻寬寬但對準困難。

• 電容議題： 有學者指出，短距離互連有助於降低電容（低至6–7 fF），有利於降低功耗與雷射功率需求。

• 垂直電感： 利用TSMC互連結構與vias構建，對於高速應用提供數百pH的實用電感值。

結語

TSMC透過「矽光子製程」、「SOIC-X互連」與「COUPE整合封裝」三大創新，正打造下一代光電整合平台。這些技術的成熟不僅為高速傳輸帶來突破，也為模擬設計與3D封裝開啟全新視野。對電路設計者而言，這不再只是製程的進化，而是一場設計自由度的大解放。