OFC2025 : TSMC 矽光子 SiN發展近況

🧩 架構與整合概念

• TSMC 提出 compact universal photonic engine (CUPE)，可支援短距離高速電光互連（EIC to PIC）。

• 整合元件包括：

  • 低損耗 silicon grating couplers

  • 氮化矽 H-couplers（拓展 I/O 選項）

🔧 氮化矽製程與優化策略

• 採用 低溫 PECVD 製程沉積氮化矽，避免對前段製程中高性能的矽主動元件產生熱損傷。

• 針對 PECVD 製程進行模組優化，提升膜厚與折射率均勻性：

  • 3σ 膜厚變異性：2.3%

  • 3σ 折射率變異性：0.2%

• 優化後 MZI channel drift 減少，有利於濾波器應用（如 MZI-based mux/demux）。

📉 氮化矽波導與元件損耗表現

元件類型	優化前 Loss（dB/cm）	優化後 Loss（dB/cm）
單模 waveguide	~0.4	0.16
多模 waveguide	~0.4	0.12
比較基準：LPCVD	無優化下也較高	-

📐 特殊元件設計與表現

• 彎曲波導（bend）：

  • 常規彎曲損耗高，因 index 對比低。

  • 採用進階設計降低彎曲半徑與散射損耗：0.005 dB/30 µm radius

• 其他被動元件：

  • Taper：< 0.005 dB

  • Crossing：~0.05 dB，crosstalk < -50 dB

  • 1x2 MMI：~0.1 dB，bandwidth > 18 nm

🔄 SiN 與 Si 波導間轉換

• 主要挑戰：TM 模式折射率落差大，造成高損耗與反射。

• 解法：局部減薄矽厚度（從 270 nm 降低），改善 TE/TM 模式的 index 匹配。

  • 結果：插入損耗 ~0.05 dB（TE / TM）

↔️ Edge Coupler 設計

• 採用小尺寸 tip（< 200 nm）、自對準結構與移除基板技術。

• 表現：

  • TE/TM 插入損耗 < 1 dB

  • PDL < 0.2 dB

  • 3σ variation：0.3–0.5 dB

  • Bandwidth > 100 nm

  • 支援 最多 8 通道的 FAU

🧰 PDK 狀態

• 已建立氮化矽元件庫，包含：

  • 單模/多模波導

  • 彎曲、taper、crossing

  • 1x2 MMI、edge coupler、SiN-Si transition

🔚 總結

• 成功整合低損耗、高均勻性的 SiN 元件至 TSMC 矽光子平台。

• 不影響矽基主動元件性能。

• 有潛力應用於高速資料通訊（尤其在具彈性且多元的光 I/O 需求上）。

以下為投影片內容