SEMICON2025_Silicon Photonics Summit_TSMC

drshawnchang
9月12日
讀畢需時 3 分鐘

前言

隨著人工智慧（AI）、雲端運算與高效能計算（HPC）的快速發展，資料中心對於頻寬與能效的需求急速上升。傳統電子訊號傳輸（electrical interconnect）逐漸遇到瓶頸，不論是在速度、能耗，或是面積利用率上，都難以持續支撐規模化的資料流量。

在 SEMICON 2025 矽光子高峰會（Silicon Photonics Summit） 上，台積電的黃欣芬博士分享了台積電在矽光子（Silicon Photonics, SiPh）領域的最新突破，並介紹了自家開發的 COUPE（Compact Universal Photonic Engine） 平台。這場演講不僅展現了台積電的製程優勢，也揭示了矽光子如何成為下一代 AI 與資料中心基礎建設的關鍵技術。

內容

為什麼矽光子是解方？

傳統電子互連（copper interconnect）若要提升頻寬，主要依靠「增加導線數量」或「提高訊號速率」。但這樣的方式有三大限制：

導線數量有限：增加導線會占據更多空間，造成系統設計困難。
能耗過高：高速傳輸需要更大的驅動電流，導致整體功耗急遽上升。
訊號衰減：電訊號在長距離傳輸時容易衰減，造成可靠度下降。

相較之下，矽光子具備以下優勢：

多維度擴展：可同時增加波長數（WDM）、提高單波速率、導入新調變方式。
能效更佳：光訊號在傳輸過程中衰減小，單位能耗大幅低於電訊號。
高整合性：能與現有 CMOS 製程兼容，降低成本並加快商用化。

因此，矽光子被視為資料中心與 AI 時代不可或缺的關鍵技術。

台積電矽光子平台：COUPE

台積電的 COUPE 平台 充分展現其在製程與封裝上的整合實力：

EIC 與 PIC 混合鍵合
- 採用 銅對銅直接鍵合，將電子晶片（EIC）與光子晶片（PIC）緊密結合。
- 降低寄生電阻與電容效應，提升高速傳輸效能。
光學耦合方式
- 光柵耦合器（Grating Coupler）：支援垂直入光，適合晶圓級測試與多通道擴展。
- 邊緣耦合器（Edge Coupler）：提供低損耗特性，適合高效能應用。
光調變器（Modulator）
- Mach-Zehnder 調變器（MZM）：設計成熟，穩定可靠，適合高功率與高溫環境。
- 微環調變器（MRM）：體積微小、能效高，但需額外熱調控以保持共振波長。
光檢測器（Photodetector）
- 採用鍺材料製成，可達到 >110 GHz 頻寬，支援 224 Gbps 傳輸速率。
氮化矽（SiN）低損耗波導
- 經過優化後，能在低溫製程中實現超低損耗，並支援多波長通道（可分離 16 個、僅 1 nm 間距的波長）。

設計工具與 PDK

台積電針對矽光子開發提供 完整的 PDK（Process Design Kit）：

元件庫涵蓋波導、耦合器、濾波器、調變器、檢測器、共振腔等。
支援電光共模擬，可同時考慮 電學效應、光學效應、溫度效應。
開發者可透過模擬提前驗證設計，降低流片風險，縮短研發週期。

這意味著設計公司或系統商可以更快將矽光子元件導入產品，形成良好的 生態鏈（ecosystem）。

台積電的 3D 光子引擎設計

除了 2D 平面整合，台積電也展示了 3D 光子引擎設計：

透過垂直堆疊方式優化 EIC 與 PIC 的配置。
在保持高效能的同時，縮小系統體積，為 AI 加速器、伺服器與網路交換器提供更彈性的解決方案。

未來展望

黃博士在演講最後指出，未來矽光子的發展方向包括：

速度：支援更高速的通道，邁向 Tbps 級應用。
材料：引入新型光電材料，提升效率與穩定性。
頻寬：探索 相干 WDM（Coherent WDM），以突破傳統 WDM 的限制。
能效：透過進階封裝與系統整合，持續降低每 bit 的能耗。

總結

從黃博士的演講可以看出，矽光子已從研究走向實際應用。台積電憑藉製程優勢，推出 COUPE 平台，結合 EIC 與 PIC，在光輸入/輸出、調變器、檢測器、低損耗波導等方面展現強大實力。

這不僅能滿足 AI 與資料中心對頻寬與能效的需求，也為未來更高速、更節能的運算基礎設施鋪路。隨著新材料、相干技術與 3D 整合的引入，矽光子將持續推動運算能力的極限，並成為半導體產業邁向 永續與高效能 的核心引擎。