2025 OCP APAC Summit | Advanced CPO Integrated by CoWoS and COUPE | TSMC

摘要

TSMC 在最新高效能運算（HPC）與 AI 系統的技術論壇中，揭示了 先進 Co-Packaged Optics (CPO) 技術的突破。藉由 CoWoS/COAS 與 COUPE (Compact and Universal Photonic Engine) 的異質整合，實現更低能耗（2–5 pJ/bit）與更高頻寬的光學 I/O 解決方案。此技術不僅支援 Grating Coupler (GC) 與 Edge Coupler (EC) 雙架構，也將異質晶片堆疊、3D 整合與光學封裝推向全新境界，為未來 CPO 與 AI 超級運算奠定關鍵基礎。

內容

1. 背景與動機

隨著 AI 與 HPC 系統運算需求暴增，傳統摩爾定律已無法滿足頻寬與功耗的極限需求。異質晶片整合（Heterogeneous Integration）成為提升系統效能的新途徑，其中 CPO（Co-Packaged Optics）被視為下一世代的核心架構。

TSMC 的策略是透過 CoWoS 平台結合 COUPE 光子引擎，將運算晶片（Compute Module）與光學引擎（Photonic Engine）封裝於同一模組內，突破現有可插拔光模組（Pluggable Optics）在能效與頻寬上的瓶頸。

2. COWOS 技術演進與分類

COWOS 平台為 2.5D/3D 整合的核心，提供三種：

• COWOS-S：大尺寸單片矽中介層 (Silicon Interposer)

• COWOS-R：有機中介層 (Organic Interposer)

• COWOS-L：複合式中介層 (Composite Interposer)

  特色為 LSI Interposer，可擴展至中介層層級的異質整合，達到最佳系統效能。

TSMC 技術路線圖回顧顯示：

• 2016 年：HBM 整合起步

• 2020 年：達到最大中介層尺寸

• 2024 年：完成 COWOS-L 開發

  未來將持續推進更大尺寸、更高密度與更複雜 3D 結構。

3. COUPE 光子引擎架構

COUPE (Compact and Universal Photonic Engine) 採用 SOIC 技術堆疊 (EIC on PIC)，具有以下關鍵特點：

• 兼容 GC 與 EC：優先開發 GC 架構，供應鏈成熟度較高

• 移除 SOI Handle：降低光路插入損耗，實現 1.2 dB 的低損耗

• 後側金屬反射鏡 + 矽對準光束：最佳化垂直光路，降低反射與色散

• AR 鍍膜與優化製程：確保 1 dB 頻寬達 25 nm，峰值波長偏移 1.7 nm

4. 效能與能效突破

透過 COWOS + COUPE 整合：

• 能效：

  • OE on Substrate：約 5 pJ/bit

  • OE on Interposer：約 2 pJ/bit

  • 傳統 Pluggable Optics：約 10 pJ/bit

• 頻寬擴展策略：

  1. PIC/EIC 速度提升

  2. 封裝結構縮短距離（Compute Module 與 COUPE 更緊密）

  3. 光纖通道數量增加

5. 供應鏈與產業挑戰

要實現 CPO 大規模商用，需供應鏈創新與合作，包括：

• CP/FD 測試技術

• FAU（光纖陣列單元）創新

• 高良率光學封裝與高速組裝製程

這些挑戰需跨越材料、封裝、測試與系統設計多領域協作，方能實現低功耗與高頻寬並存的解決方案。

結論

TSMC 透過 CoWoS 與 COUPE 光子引擎的整合，提出一條清晰的 CPO 技術藍圖，目標是滿足 AI 與 HPC 的極致頻寬與低功耗需求。此技術的核心優勢包括：

• 低於 5 pJ/bit 的能耗

• 支援 GC 與 EC 的通用性設計

• 2.5D/3D 異質整合的擴展性

• 供應鏈協作驅動的長期競爭優勢

未來，隨著中介層與光引擎的規模化量產，CPO 將逐漸取代部分高端 Pluggable Optics 應用，並成為 AI 超級運算系統不可或缺的關鍵基礎設施。