OFC2026 - 矽光子 OCI 晶片技術與 AI 基礎設施頻寬擴展 - Intel

在 2026 年的 OFC 大會上，AI 基礎設施的頻寬瓶頸與功耗牆（Power Wall）依然是全球科技巨頭角力的核心。Intel 由其整合光子解決方案部（Integrated Photonics Solutions）總經理 Thomas Liljeberg 博士帶來的邀請報告 M4B.1，正式揭示了**整合光學 I/O 晶片（Optical Compute Interconnect, OCI）**如何成為解決 AI 大規模擴展（Scaling）的關鍵。

這場演講不僅是技術規格的展示，更確立了光通訊從「外部插拔」走向「封裝內整合」的必然趨勢。

核心技術解析：從 Ethernet CPO 轉向 OCI 晶片組

隨著 AI 模型參數邁向兆級，傳統的銅線與插拔式光模組（Pluggable）在頻寬密度與功耗上已達極限。Intel 提出的 OCI 晶片組與傳統 Ethernet 概念有本質上的不同：它專為 Compute Fabric (AI Scale-up) 設計，旨在取代 CPU/GPU 之間的銅線連接。

1. 驚人的能效比與頻寬密度

根據 Intel 揭露的數據，OCI 晶片組在效能指標上展現了代差級的優勢：

• 能效比 (Energy Efficiency)：達到約 $5pJ/b} 的端到端能效，相較於 Retimed Pluggable 的 17 W per 800G（約 $21 pJ/b），功耗降低了 70% 以上 。

  
  

• 岸線頻寬密度 (Shoreline Density)：透過先進封裝（EMIB/Si Interposer），密度可達 1 Tbps/mm，遠超傳統 Serdes 限制下的 500-800 Gbps/mm 。

  
  

• 傳輸距離與延遲：支持超過 10 數米 的傳輸距離，且附加延遲 < 10 ns，完美契合 AI 叢集對同步性的嚴苛要求 。

  
  

2. 異質整合的技術護城河：InP on Silicon

Intel 的 OCI 核心競爭力在於其矽光子 (SiPh) 異質整合技術。不同於其他廠商需依賴外部光源（ELS），Intel 將 磷化銦 (InP) 雷射直接鍵合至矽晶圓上 ：

• 整合度：單一 PIC（光學整合電路）集成了 8 個波長的 DFB 雷射陣列、半導體光放大器 (SOA) 以及微環調製器 (Ring Modulators) 。

  
  

• 可靠性：累積出貨超過 4,000 萬顆雷射，實測 FIT 速率 $< 0.1$，解決了市場對 CPO 架構中光源可靠性的最大疑慮 。

  
  

• 波長控制：採用 200 GHz 間隔的 DWDM 技術，單一光纖可承載 $> 1 \text{ Tb/s}$ 的頻寬 。

  
  

產業鏈觀點：UCIe 接口與先進封裝的結合

Intel 在報告中明確指出，OCI 的成功依賴於重新分層 (Re-partition)。傳統 Serdes 為了補償 PCB 損耗需要極高功耗，而 OCI 採用 UCIe (Universal Chiplet Interconnect Express) 介面與主晶片（XPU）對接 。

• D2D 介面優勢：透過 UCIe 實現「寬而慢」的並行傳輸，能大幅降低 Serdes 的設計複雜度與能耗（減少 3-4 pJ/bit） 。

  
  

• 封裝策略：利用 Intel 自家的先進封裝技術，將 EIC（電學整合電路）與 PIC 堆疊，並透過矽中介層（Si Bridge/EMIB）與 CPU/GPU 封裝在一起 。

  
  

Simple Tech Trend 觀點：Intel 的矽光霸權保衛戰

從 OFC 2026 的技術進展來看，Intel 正在利用其 IDM 2.0 的垂直整合能力（自有封裝、自有 Fab、自有 III-V 材料技術）築起一道極高的門檻。

1. OCI 是 AI 叢集的終局解決方案：雖然插拔式模組在 2026 年仍佔據主流（如 1.6T/3.2T LPO），但當單機櫃功耗突破 100kW 時，光學 I/O 晶片化是唯一能將能耗比壓至 $5 \text{ pJ/b}$ 以下的路徑。

2. 標準化挑戰：Intel 押注 UCIe 介面是聰明的選擇，但 OCI 晶片組與主流 GPU（如 NVIDIA）的生態相容性仍是關鍵。若 NVIDIA 堅持其內部的 NVLink 封閉生態，Intel 的 OCI 可能首選應用於其自有的 Gaudi 系列或大型雲端供應商的自研晶片。

3. 封裝供應鏈利多：OCI 的普及將帶動台積電 CoWoS 或 Intel EMIB 等先進封裝製程的溢價。