深度解析 ISSCC 2026：AI 算力狂飆下的光互連技術突圍，矽光子的極限與下一戰場
- 24小时前
- 讀畢需時 6 分鐘
近年來，生成式 AI 與大型語言模型的快速發展，正以每 6 個月翻一倍的速度推升算力需求。這遠遠超越了傳統摩爾定律下，處理器效能與記憶體頻寬每 2 年翻倍的演進節奏。
為了匹配如此巨大的算力缺口，AI 叢集的規模已經從數千個擴展至 1 萬到 10 萬個 XPU 的超大規模。在這樣的叢集中，算力早已不是唯一的痛點，「海量資料的跨節點搬運」所帶來的頻寬牆與功耗牆，才是決定 AI 基礎設施天花板的真正關鍵。
在剛落幕的 IEEE 國際固態電路會議（ISSCC 2026）上，一場圍繞著光互連（Optical Interconnect）的底層革命正在上演。從 Broadcom、Nvidia、Marvell 到 Celestial AI，各家科技巨頭與頂尖學術機構不約而同地將目光聚焦於 3D 異質整合、共封裝光學（CPO）以及輕量化相干通訊（Coherent-Lite）。
傳統的矽光子（Silicon Photonics, SiPh）是否已經面臨極限？未來的 Scale-up 網路又將由誰主導？這篇文章將帶你從底層硬體架構，一次看懂 ISSCC 2026 揭示的光互連技術終局。
1. 頻寬焦慮與材料換代：單通道 400G 將成矽光分水嶺？
要探討光通訊的未來，我們必須先看懂產業的演進路線。網路巨頭 Arista 在 ISSCC 2026 的論壇中明確指出，數據中心可插拔光模組正快速朝向 800G、1600G 邁進，並預計在 2028 年迎來 3200G（8x400G）的代際躍遷。
傳統矽光子的「106GHz 物理極限」 當單通道速率逼近 400G PAM-4 時，系統需要達到約 106GHz 的奈奎斯特頻率（Nyquist frequency）。在這個極限速率下，傳統矽光技術的頻寬瓶頸便開始浮現，無論是載子耗盡型調變器的響應速度，還是光電轉換的損耗，都顯得捉襟見肘。
Arista 點出了一個明確的趨勢：在 400G/Lane 的時代，具備 100+ GHz 頻寬潛力的新型光學平台——如磷化銦（InP）與薄膜鈮酸鋰（TFLN）——將會強勢崛起，甚至逐步蠶食傳統矽光的市場份額。
「慢而寬」的低功耗哲學 此外，Arista 也表態不看好高階調變技術（如 PAM-6），因為過於複雜的數位訊號處理（DSP）會帶來難以承受的功耗開銷。未來的極致低功耗解法，將是走向消除高速 SerDes 的**「Slow & Wide（慢而寬）」並行介面架構**。透過 50G NRZ 等較低速率但高密度的通道陣列，配合線性驅動（LPO）或 CPO 封裝，徹底移除耗電的 DSP 與 SerDes，這為接下來的晶片級封裝大戰定下了基調。
2. 決戰 XPU 旁：CPO 與 3D 封裝的百家爭鳴
為了解決傳統可插拔光模組在功耗與訊號完整性上的劣勢，將光引擎（PIC）與運算晶片（EIC 或 ASIC）透過 2.5D/3D 封裝拉近至幾公釐之內（CPO / 封裝內光 I/O）已是業界共識。但在具體的技術實作上，各家卻展現了截然不同的解題思路：
Broadcom：極致吞吐量與「直接驅動」的架構減法
針對 51.2T 網路交換機的龐大 I/O 需求，Broadcom 展示了一款基於 7nm ASIC 與矽光 MZM 的 3D 封裝 6.4Tb/s CPO 方案。
其最大的亮點在於接收端（RX）的「直接驅動 TIA（跨阻放大器）」架構。傳統架構中，光訊號轉電後還需經過多級放大與重定時；而 Broadcom 的設計讓 TIA 輸出直接驅動主機 ASIC，配合 DSP 自適應調節，省去了多餘的訊號轉換級數。這項「減法」讓單路 106.25Gb/s PAM-4 的能量效率壓低至驚人的 4.2 pJ/b，在極限吞吐量下守住了功耗底線。
Nvidia：DWDM 與「半速率時脈轉發」的功耗魔法
Nvidia 著眼於 GPU 之間的高密度 Scale-up 互連，推出了 256Gb/s DWDM（密集波分復用）3D 堆疊 CPO。DWDM 能在一根光纖內塞入多個波長，是提升頻寬密度的利器，但也面臨嚴苛的時脈同步挑戰。
在傳統 DWDM 鏈路中，若採用時脈資料恢復（CDR）模組會極度耗電；若採用直接轉發時脈（Forward Clock, FC），TIA 的熱雜訊又會被放大。Nvidia 的創新在於採用了「半速率帶通濾波時脈轉發」機制。他們在 1310nm 波段上配置了 9 個微環諧振器（間隔 200GHz），其中 8 個傳輸數據，1 個專注傳輸時脈，並透過帶通濾波器精準消除隨機雜訊。這套架構去除了吃電的 CDR，實現了高達 1.33 Tbps/mm² 的極高面積效率。
更詳細的說明可參考以下文章。
Celestial AI：直擊「熱穩定性」痛點的 EAM 調變器
封裝內光 I/O 最大的隱形殺手是「熱」。與 XPU 封裝在一起，意味著光學元件必須承受動輒 80°C 的高溫。傳統的微環調變器（MRM）對溫度極度敏感，溫度一變頻率就漂移，需要耗費大量額外功耗進行熱補償（Thermal tuning）。
Celestial AI 的 5nm CMOS 與矽光 3D 整合收發器，大膽捨棄了 MRM，改用鍺矽（GeSi）電吸收調變器（EAM）。EAM 的物理特性使其具備優異的熱強健性，實測發現在 30°C 到 80°C 的劇烈溫度變化下，只需微調直流偏壓即可穩定運作，完全不需要複雜的後台校準。這款單組 TX/RX 面積僅 0.09mm² 的晶片，為高溫的 AI 叢集環境提供了一個極具商業潛力的解答。
廠商 | 核心架構與製程 | 解決的關鍵痛點 | 創新技術亮點 (架構/元件) | 關鍵效能指標 (Metrics) |
Broadcom | 7nm ASIC + 矽光 MZM (3D 封裝 CPO) | 51.2T 交換機龐大 I/O 下的「功耗與訊號轉換開銷」。 | 直接驅動 TIA 架構 接收端 TIA 輸出直接驅動主機 ASIC，省去多餘訊號放大與重定時級數（架構減法）。 | • 總吞吐量：6.4 Tb/s • 單路速率：106.25 Gb/s (PAM-4) • 系統能效：4.2 pJ/b |
Nvidia | 7nm EIC + 65nm PIC (DWDM 3D 堆疊 CPO) | DWDM 鏈路中，傳統 CDR 模組太耗電，而直接轉發時脈又會放大「熱雜訊與抖動」。 | 半速率帶通濾波時脈轉发 9 個波長中獨立 1 個傳輸時脈，並用帶通濾波器精準消除隨機雜訊，徹底移除耗電的 CDR。 | • 總吞吐量：256 Gb/s • 波長配置：1310nm (間隔 200GHz) • 面積效率：1.33 Tbps/mm² |
Celestial AI | 5nm CMOS + 矽光 (3D 整合收發器) | XPU 旁動輒 80°C 的高溫，導致傳統微環調變器 (MRM) 頻率漂移的「熱穩定性」問題。 | 鍺矽 (GeSi) 電吸收調變器 (EAM) 捨棄 MRM，改用具備物理熱強健性的 EAM。在 30°C~80°C 劇烈變化下只需微調偏壓即可穩定運作。 | • 單路速率：56 Gb/s (NRZ) • 單組 TX/RX 面積：0.09 mm² • 特性：極低的熱補償功耗 |
3. 填補市場空白：Coherent-Lite 與極致微型化
除了機架內的極短距互連，隨著 AI 算力基礎設施朝向「分散式園區級架構（Campus-scale）」發展，2 到 40 公里的資料中心互連（DCI）成為了全新的主戰場。
Marvell：輕量化相干（Coherent-Lite）的逆襲
在 2~40 公里的距離下，傳統的強度調變直接檢測（IMDD, 如 PAM-4）傳不遠；而傳統相干通訊（Coherent）雖然傳得遠，但其 DSP 為了處理長距光纖的色散，運算極度複雜，導致功耗過高且延遲極大（通常大於 3 微秒），這對要求低延遲的 AI 訓練是致命傷。
Marvell 此次發表的 5nm 雙通道 800Gb/s Coherent-Lite 收發器，精準切入這個市場痛點。他們專為低色散的 O 波段優化了 DSP 演算法，採用低功耗的 4x4 實數 MIMO 均衡器，大幅減輕了運算負擔。這項改動成功將端到端延遲壓縮至 <300ns，較傳統相干模組降低了一個數量級，完美填補了分散式 AI 園區的互連需求。
UCB / MTK / AyarLabs：打破物理體積限制的單晶片發射器
在追求光互連「微型化」的極限上，UC Berkeley、聯發科與 AyarLabs 聯手交出了顛覆性的成績單。
傳統矽光常用的反偏 PN 結 MZM 調變器體積龐大，長度通常超過 3mm，難以達成極高密度的整合。他們基於 45nm CMOS-SOI 製程，創新地採用了正偏 PIN 型 MZM。PIN 結的調變效率極高，讓調變器長度微縮至僅 0.4mm（晶片面積較傳統縮減 5 倍）。
然而，正偏 PIN 結的物理代價是頻寬極低。為了解決這個致命傷，研發團隊在驅動電路中加入了「被動 RC 均衡」與「發射端預加重（TX-FIR）」技術，硬是把頻寬拉升到足以支援單波長 212Gb/s 16-QAM 相干訊號傳輸的水準，並達成了 0.91 pJ/b 的超高電能效。這展示了透過「先進電路設計」彌補「光學器件物理缺陷」的強大潛力。
總結：光互連已進入「系統級協同設計」的深水區
回顧 ISSCC 2026 的這幾篇重量級文獻，我們可以得出一個清晰的結論：光通訊技術已經跨越了單純依賴「提升雷射或調變器單一元件性能」的階段。
當單通道 400G 逼近矽光的物理極限，未來的勝負，取決於誰能將先進封裝（3D 混合鍵合）、新世代光學材料（TFLN / InP / GeSi）、以及**創新的電路與系統架構（直接驅動、DWDM 濾波、Coherent-Lite）**進行最深度的協同設計（Co-design）。
當 AI 的進步強烈依賴於由數萬顆 GPU 組成的超級大腦時，光互連技術就是連結這些神經元、決定整體智商上限的突觸。3200G 的鐘聲已經敲響，傳統光模組產業鏈正面臨史無前例的技術洗牌。對於關注半導體與通訊基礎設施的投資人與科技從業者而言，這場從底層材料到封裝架構的全方位軍備競賽，才正要進入最精彩的高潮。